

→ COURS 2 : LOGIQUE COMBINATOIRE

- Sortie = combinaison « instantanée » des entrées.
- Portes + générales : NAND, NOR, XOR, multiples.
- Fonctions générales du numérique
 - transcodage (bin → Gray)
 - MUX N:1
 - DEMUX 1:N
 - ARITHMETIQUE (adder, carry)
 - Priority encoder / Address decoder
- Les délais suivant l'implémentation de la fonction
- Applications
 - clavier ?
 - BCD → 7 segment ?


LOGIQUE COMBINATOIRE VS. SEQUENTIELLE

► COMBINATOIRE :

**COMBINAISON DES ENTRES → SORTIE
(ce cours)**

► SEQUENTIEL

**COMBINAISON DES ENTRES
&
ENTREE (/ SORTIE / SIGNAUX INTERNES)
PRECEDENTS
(prochain cours)**



FONCTIONS DE BASE

► 3 représentations possibles :

Table de vérité : En donnant toutes les valeurs possibles pour toutes les entrées possibles.

Analytique : En donnant l'équation analytique


Graphique : En utilisant les symboles de fonctions de base

► La plus simple:

L'inverseur (Not)

- La sortie est le complément de l'entrée
- La sortie vaut 1 si et seulement si l'entrée vaut 0

Symbole



Équation

$$s = \bar{e}$$

Table de vérité

e	s
0	1
1	0

FONCTIONS DE BASE : « ET » (« AND », '&')

- La sortie vaut 1 si et seulement si les deux entrées valent 1
- Si l'une des entrées vaut 0 alors la sortie vaut 0

Symbole



Équation


$$s = a \cdot b$$

Table de vérité

a	b	s
0	0	0
0	1	0
1	0	0
1	1	1

FONCTIONS DE BASE : « OU » (« OR », '≥1')

- ▶ Si l'une des entrées vaut 1 alors la sortie vaut 1
- ▶ La sortie vaut 0 si et seulement si les deux entrées valent 0

Symbole	Équation	Table de vérité															
	$s = a + b$	<table border="1"> <thead> <tr> <th>a</th> <th>b</th> <th>s</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	a	b	s	0	0	0	0	1	1	1	0	1	1	1	1
a	b	s															
0	0	0															
0	1	1															
1	0	1															
1	1	1															

FONCTIONS DE BASE : NAND et NOR

« NAND » ▶ La fonction complémentaire du And Symbole court 


Symbole	Équation	Table de vérité															
	$s = \overline{a \cdot b}$	<table border="1"> <thead> <tr> <th>a</th> <th>b</th> <th>s</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> </tr> </tbody> </table>	a	b	s	0	0	1	0	1	1	1	0	1	1	1	0
a	b	s															
0	0	1															
0	1	1															
1	0	1															
1	1	0															

« NOR » Symbole court

▶ La fonction complémentaire du Or

Symbole	Équation	Table de vérité															
	$s = \overline{a + b}$	<table border="1"> <thead> <tr> <th>a</th> <th>b</th> <th>s</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> </tr> </tbody> </table>	a	b	s	0	0	1	0	1	0	1	0	0	1	1	0
a	b	s															
0	0	1															
0	1	0															
1	0	0															
1	1	0															

EQUIVALENCE [N]AND / [N]OR



PORTES PLUS GENERALES : XOR

- ▶ La sortie vaut 1 si une et seulement une des entrées est à 1
- ▶ La sortie vaut 1 si les deux entrées sont différentes


Symbole	Équation	Table de vérité															
	$s = a \oplus b$ $s = a \cdot \overline{b} + \overline{a} \cdot b$	<table border="1"> <thead> <tr> <th>a</th> <th>b</th> <th>s</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> </tr> </tbody> </table>	a	b	s	0	0	0	0	1	1	1	0	1	1	1	0
a	b	s															
0	0	0															
0	1	1															
1	0	1															
1	1	0															

PORTES N-UPLES (ici porte triple NOR)



Exo : former un « quad-NAND » avec des NAND élémentaires ?

Exemple



• Notez : « LSB », « MSB » (cf. Cours1)

valeur décimale	code binaire réfléchi
0	0000
1	0001
2	0011
3	0010
4	0110
5	0111
6	0101
7	0100
8	1100
9	1101
10	1111
11	1110
12	1010
13	1011
14	1001
15	1000

• En principe : simplification du type diagramme de Karnaugh



• Exemple de complexité « moyenne »

• Binaire-Codé-décimal « BCD » → 7-seg

• Architecture à peu près lisible :

Explicitation des 8 possibilités intermédiaires (A, \bar{A} , B, \bar{B} , C, \bar{C} , D, \bar{D})

• temps de propag ?




Sel	E ₁	E ₀	S
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

$$S = Sel \cdot E_0 + \bar{Sel} \cdot E_1$$


CIRCUITS : MULTIPLEXAGE (2)

[Flux 0]
...
[Flux 3]



4 entrées ⇒ 2 entrées de sélection

$$S = \overline{Sel_1} \cdot \overline{Sel_0} \cdot E_0 + \overline{Sel_1} \cdot Sel_0 \cdot E_1 + Sel_1 \cdot \overline{Sel_0} \cdot E_2 + Sel_0 \cdot Sel_1 \cdot E_3;$$



Peut être réalisé à partir de 3 mux 2 vers 1


GENERALISATION / EXEMPLE

Pour un multiplexeur à n entrées ($n = 2^p$ étant une puissance de 2) :


- Il faut $p = \log_2(n)$ entrées de sélection
- Il peut être réalisé avec $n - 1$ multiplexeurs à 2 entrées organisés en p couches

→ 74LS151 1-TO-8 MULTIPLEXER

©TelecomParisTech/MM.Graba, & Mathieu



		INPUTS								OUTPUTS					
		E	A	B	C	D0	D1	D2	D3	D4	D5	D6	D7	Y	Y'
D3	1	H	X	X	X	X	X	X	X	X	X	X	X	H	L
D2	2	L	L	L	L	L	X	X	X	X	X	X	X	L	H
D1	3	L	L	L	L	H	X	X	X	X	X	X	X	L	H
D0	4	L	L	L	H	H	X	X	X	X	X	X	X	L	H
Y	5	L	L	L	H	H	H	X	X	X	X	X	X	L	H
W	6	L	L	H	L	L	X	X	X	X	X	X	X	L	H
S	7	L	H	L	L	X	X	X	X	X	X	X	X	L	H
GND	8	L	H	H	L	X	X	X	X	X	X	X	X	L	H
		L	H	H	H	X	X	X	X	X	X	X	X	L	H
		L	H	H	H	H	X	X	X	X	X	X	X	L	H
		L	H	H	H	H	H	X	X	X	X	X	X	L	H




DEMULTIPLEXEUR

- MISE A 0 D'1 BIT PARMIS 2ⁿ
- COMMANDE PAR n bits (allant du LSB au MSB)
- 74LS138 1-TO-8 MULTIPLEXER

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
	A	B	C	G2A	G2B	G1	Y7	GND	Y6	Y5	Y4	Y3	Y2	Y1	Y0	Vcc
G1	X	1	X	X	X	1	1	1	1	1	1	1	1	1	1	1
G2A	0	X	X	X	1	1	1	1	1	1	1	1	1	1	1	1
G2B	1	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1
Y7	1	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1
Y6	1	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1
Y5	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1
Y4	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1
Y3	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1
Y2	1	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1
Y1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
Y0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1

G2 = G2A # G2B
X = don't care



ARITHMETIQUE (1) : ADDITION ... binaire 1 bit !

« 1+1=2 »

(« je pose 0 et je retiens 1 »)


$$\begin{array}{r} 0\ 1 \\ + 0\ 1 \\ \hline 1\ 0 \end{array}$$

Exemple


Faire une addition en binaire sur 4 bits... [avec retenue et report]

Décomposition de l'addition

L'addition peut être décomposée en plusieurs additions élémentaires sur 1 bit



5+3=8



Arithmétique

$$a_i + b_i + r_i = 2 \cdot r_{i+1} + s_i$$

Retenues (« carry »)






Table de vérité

a_i	b_i	r_i	r_{i+1}	s_i	Décimal
0	0	0	0	0	0
0	0	1	0	1	1
0	1	0	0	1	1
0	1	1	1	0	2
1	0	0	0	1	1
1	0	1	1	0	2
1	1	0	1	0	2
1	1	1	1	1	3


→ ADDITIONNEUR 1 BIT




→ QUE FAIT CECI A VOTRE AVIS ?



→ Quelle est la loi d'échelle du temps de propagation ?



Exemple : 5
x 6



Format des chiffres limité (ici à 5 bits par exemple et pas 9 ou 10 bits)

(« carry » si besoin ←)


→ N x N se fait avec N décalages et {0 à N} additions, suivant les bits à 1 de l'opérande

PRIORITY ENCODER (74LS147/148)

FUNCTION TABLE - '147, 'LS147


INPUTS									OUTPUTS			
1	2	3	4	5	6	7	8	9	D	C	B	A
H	H	H	H	H	H	H	H	H	H	H	H	H
X	X	X	X	X	X	X	X	L	L	H	H	L
X	X	X	X	X	X	X	L	H	L	H	H	H
X	X	X	X	X	X	L	H	H	H	L	L	L
X	X	X	X	L	H	H	H	H	H	L	L	H
X	X	X	L	H	H	H	H	H	H	L	H	L
X	X	L	H	H	H	H	H	H	H	H	L	L
X	L	H	H	H	H	H	H	H	H	H	L	H
L	H	H	H	H	H	H	H	H	H	H	H	L

H = high logic level, L = low logic level, X = irrelevant



Clavier élémentaire

COMBINATOIRE « UTILE » : clavier matricé avec un peu de séquentiel caché



Exercices possibles

- Analyse du décodeur « BCD » → 7 segment
- Décodeur code « ASCII-ADN » {ACGT} → binaire
- test de panne sur liaison parallèle par le « U »
- Architectures d'additionneurs avec court t_{prop}
- circuit d'arrêt d'une machine (à café) en fonction de la « logique » positive ou négative des N capteurs
- code « Gray inverse » (2 bits sur 3 changent)

Cours 2 (LOGIQUE COMBINATOIRE):

- Fonctions logiques: (N)AND (0 est roi), (N)OR (1 est roi), (N)XOR (sym.)
CONNAITRE LES TABLES DE VERITE
- Portes N-uples (« quadruple NAND »)
- Transcodage: possibilité d'expliciter les états intermédiaires
- Comprendre ce que fait MUX [$@q$ bits]($N \rightarrow 1$) et DEMUX [$@q$ bits]($1 \rightarrow N$)
[$N=2^q$]
- L'arithmétique se réduit à de la logique
additionneur 1 bit + carry → additionneur quelconque
- Multiplication = qqs additions
- Temps de propag ... proportionnel à q ? [$N=2^q$]
- Fonctions « utiles » : détection du +bas bit à 1 parmi N (priority encoder)

- Table de vérité de AND OR XOR, NAND NOR.
Lesquelles ont plus de 0, plus de 1, autant de 0 que de 1
- NAND et NOR multiples (détecter un sous-ensemble de caractères ASCII p ex)
{Reconnaitre des sous-ensembles de caractères avec 1 à 5 portes (NAND, NOR).
(Cours 1 et Cours 2)}
- Multiplexeur $N \rightarrow 1$, Demux $1 \rightarrow N$. Combien de bits d'adresse ?
- Arithmétique : additionneur avec retenue (table): table de vérité de la retenue ?
multiplication binaire (principe): expliquer taille registres ?
- Encodeur de priorité : quel rapport avec le multiplexeur ?
- *Calcul global* : combien d'addition binaires par seconde pour gérer un flux video
{ { 1 Mpix/s, 3 couleurs(RVB), 8 bits/couleur, } }
- si l'ajustement de couleur est fait sous la forme d'une multiplication d'un facteur au
choix par canal (sans pb de saturation)